富士通、CPU間高速データ通信の低電力化を実現する伝送技術を開発……次世代サーバやスパコンに貢献

エンタープライズハードウェア

2013年6月14日（金） 13時30分

注目記事

　富士通研究所とFujitsu Laboratories of America社は14日、次世代サーバに搭載されるCPUなどのチップ間データ通信を行う送受信回路において、消費電力を2割削減可能なクロック伝送技術を開発したことを発表した。

　現在のサーバではCPU間などのデータ通信速度が毎秒数ギガビット（Gbps）から十数Gbpsと高速化が進んでおり、それにともない消費電力も急増している。特に、送受信回路全体の消費電力に占める「クロック伝送回路」の消費電力の割合が大きくなっている。

　新技術では、各送受信回路に小型の発振回路を搭載し、各発振器を同期させることで、従来のクロック伝送回路を不要とし、低電力化を実現した。今後、次世代サーバやスーパーコンピュータなどの性能向上に貢献することが期待されている。

　小型の発振器を同期させることで、すべての動作基準クロック（発振器出力）を、クロック生成出力に同期するように制御。その結果、各送受信回路への動作基準クロックの周波数と位相は、クロック生成出力の周波数と位相と一致するものとなる。同期をとるための各発振器間の信号は、従来のクロック信号を伝送する場合に比べ小振幅な信号のため低電力化が可能となっている。本技術により、16ギガヘルツ（GHz）のクロック伝送回路の消費電力を75パーセント削減し、送受信回路全体の消費電力を2割削減することに成功したとのこと。

　同社では、今回開発した技術を、サーバを構成するボード間のバックプレーンインターフェイスなど、ビックデータを扱う製品分野への適用を進めていく方針だ。

《冨岡晶》