米AMDは12日（現地時間）、米国カリフォルニア州サンフランシスコにて開催中の半導体技術に関する国際会議「ISSCC（International Solid-State Circuit Conference）」において、ネイティブ・クアッドコアの「AMD Opteronプロセッサ」（コード名：Barcelona）に採用予定のアーキテクチャの詳細を発表した。 発表によると、Barcelonaのマイクロアーキテクチャに新しい電力・熱設計管理技術を搭載することで、競合製品と比較して約40％優れたワット性能をベンチマークテストで示したとしている。また、低消費電力化の取り組みとして、クロック周波数をコアごとに自動調整する「AMD PowerNow!テクノロジ」の強化、メモリコントローラがフルスピード動作中でも電圧レベルを低減できるダイレクトコネクト・アーキテクチャと統合メモリコントローラの活用、未使用のメモリロジック領域を自動的に停止することで消費電力を削減する「clock gating（クロック・ゲーティング）」の多用などが挙げられた。さらに、現在、提供中の電力インフラストラクチャ（68、95、120W TDP）を対象としていることも明らかにされた。 性能については、2MBの共有L3キャッシュが追加されたほか、浮動小数点実行パイプラインを128ビット幅にまで倍増し、現行のデュアルコアAMD Opteronプロセッサと比較してデータベースアプリケーションでは最大70％、浮動小数点計算用途では最大40％もの性能向上を実現した。さらに、「Nested Paging」などAMD Virtualization（AMD-V）も強化され、仮想化利用時の性能が大幅に向上した。 なお、出荷時期については2007年中頃とされている。
AMD、Fusion APUのAMD E・Cシリーズ新バージョンを発表
